• Home
  • Chimie
  • Astronomie
  • Énergie
  • La nature
  • Biologie
  • Physique
  • Électronique
  • Développement de MTJ durables dans un environnement difficile pour STT-MRAM au nœud technologique 1Xnm

    Figure 1 :(a) La structure MTJ développée dans cette étude par rapport à (b) la structure MTJ conventionnelle. Crédit :Université du Tohoku

    Des chercheurs de l'Université de Tohoku ont annoncé le développement d'une nouvelle jonction tunnel magnétique, par lequel l'équipe a démontré un temps de rétention prolongé pour les informations numériques sans augmentation de la consommation d'énergie active.

    Les mémoires non volatiles sont des constituants essentiels des circuits intégrés, car ils peuvent offrir une faible consommation d'énergie. Parmi les mémoires non volatiles proposées, La mémoire à accès aléatoire magnétorésistive à couple de transfert de spin (STT-MRAM) a fait l'objet de recherches et de développements intensifs, en raison de leur vitesse de lecture/écriture élevée, capacité de fonctionnement à basse tension, et haute endurance.

    Actuellement, le domaine d'application de STT-MRAM est limité dans l'électronique grand public. Afin d'utiliser STT-MRAM dans des domaines tels que l'automobile et les infrastructures sociales, il est vital de développer une jonction tunnel magnétique (MTJ) avec un facteur de stabilité thermique élevé qui détermine le temps de rétention des informations numériques, tout en gardant une faible consommation d'énergie.

    L'équipe de recherche, dirigé par le professeur Tetsuo Endoh, a développé une nouvelle jonction tunnel magnétique avec une haute fiabilité pour STT-MRAM à des dimensions réduites de nœud technologique 1Xnm. Pour augmenter le facteur de stabilité thermique, il est nécessaire d'augmenter l'anisotropie magnétique interfaciale provenant de l'interface CoFeB/MgO.

    Figure 2 :(a) Facteur de stabilité thermique des MTJ avec la nouvelle structure par rapport à ceux avec la structure conventionnelle. (b) Courant d'écriture des MTJ avec la nouvelle structure par rapport à ceux avec la structure conventionnelle. Crédit :IEEE &Université du Tohoku

    Pour augmenter l'anisotropie interfaciale, l'équipe de recherche a inventé une structure avec deux fois plus d'interfaces CoFeB/MgO par rapport à une structure conventionnelle (Figs. 1a et 1b). Bien que l'augmentation du nombre d'interfaces puisse améliorer le facteur de stabilité thermique, il pourrait également augmenter le courant d'écriture (la consommation d'énergie active) et dégrader le rapport de magnétorésistance tunnel des cellules STT-MRAM, résultant en une fréquence d'opération de lecture inférieure. L'équipe a atténué ces effets en concevant la structure MTJ pour maintenir la consommation d'énergie faible et le rapport de magnétorésistance tunnel élevé.

    L'équipe de recherche a démontré que le facteur de stabilité thermique peut être augmenté d'un facteur de 1,5 à 2, sans augmenter le courant d'écriture et donc la consommation d'énergie active (Fig. 2a et 2b) ni dégrader le rapport de magnétorésistance tunnel.

    Par conséquent, l'équipe de recherche est optimiste quant au fait que cette nouvelle technologie MTJ peut conduire à un élargissement des domaines d'application de la STT-MRAM au nœud technologique 1Xnm dans des environnements difficiles tels que l'automobile et les infrastructures sociales. L'équipe a également adopté le même ensemble de matériaux que ceux utilisés dans la STT-MRAM actuellement produite en série, en conservant la compatibilité avec le processus existant. La technologie permettra simultanément d'atteindre une rentabilité élevée pour la production en série.

    Cette recherche fait partie du programme Industrial Affiliation on STT MRAM du CIES et du programme JST-OPERA Grant Number JPMJOP1611, Japon. Les résultats seront présentés lors des symposiums de cette année sur la technologie et les circuits VLSI qui se tiendront à Kyoto, Japon du 9 au 14 juin, 2019.

    Les résultats seront présentés lors des symposiums de cette année sur la technologie et les circuits VLSI qui se tiendront à Kyoto, Japon du 9 au 14 juin, 2019.


    © Science https://fr.scienceaq.com