Crédit :CC0 Domaine public
L'un des principaux défis de la conception informatique est de savoir comment emballer les puces et le câblage de la manière la plus ergonomique, maintien du pouvoir, vitesse et efficacité énergétique.
La recette comprend des milliers de composants qui doivent communiquer entre eux sans faille, le tout sur un bien immobilier de la taille d'un ongle.
Le processus est connu sous le nom de planification du sol en copeaux, semblable à ce que font les décorateurs d'intérieur lorsqu'ils établissent des plans pour habiller une pièce. Avec des circuits numériques, cependant, au lieu d'utiliser un plan d'un étage, les concepteurs doivent envisager des aménagements intégrés sur plusieurs étages. Comme une publication technique l'a mentionné récemment, la planification du sol en copeaux est en 3-D Tetris.
Le processus prend du temps. Et avec l'amélioration continue des composants de la puce, les conceptions finales laborieusement calculées deviennent rapidement obsolètes. Les puces sont généralement conçues pour durer entre deux et cinq ans, mais il y a une pression constante pour raccourcir le temps entre les mises à niveau.
Les chercheurs de Google viennent de faire un pas de géant dans la conception de l'aménagement des sols. Dans une annonce récente, Anna Goldie et Azalia Mirhoseini, ingénieurs de recherche seniors de Google, ont déclaré avoir conçu un algorithme qui "apprend" à obtenir un placement optimal des circuits. Il peut le faire en une fraction du temps actuellement requis pour une telle conception, analyser potentiellement des millions de possibilités au lieu de milliers, qui est actuellement la norme. Ce faisant, il peut fournir des puces qui profitent plus rapidement des derniers développements, moins cher et plus petit.
Goldie et Mirhoseini ont appliqué le concept d'apprentissage par renforcement au nouvel algorithme. Le système génère des « récompenses » et des « punitions » pour chaque conception proposée jusqu'à ce que l'algorithme reconnaisse mieux les meilleures approches.
La notion d'un tel renforcement a ses racines dans l'école de psychologie connue sous le nom de béhaviorisme. Son fondateur, John Watson, célèbre suggéré tous les animaux, y compris les humains, étaient fondamentalement des machines complexes qui "apprenaient" en répondant à des réponses positives et négatives. Comme Watson serait surpris d'apprendre que les principes qu'il a formulés pour la première fois en 1913 sont également appliqués plus d'un siècle plus tard aux machines "intelligentes".
Les chercheurs de Google ont déclaré qu'après des tests approfondis, ils ont trouvé que leur nouvelle approche de la production de chaînes de montage intelligentes artificielles était supérieure aux conceptions créées par des ingénieurs humains.
"Nous pensons que c'est l'IA elle-même qui fournira les moyens de raccourcir le cycle de conception des puces, créer une relation symbiotique entre le matériel et l'IA, chacun alimentant les progrès de l'autre, " les concepteurs ont déclaré dans un communiqué publié sur arxiv.org, un référentiel de recherche scientifique géré par l'Université Cornell.
Les circuits informatiques ont parcouru un long chemin depuis que la première "machine à calculer entièrement électronique" - ENIAC - a été dévoilée en 1945. Confiture remplie de 18, 000 tubes à vide, les précurseurs des circuits intégrés et des puces informatiques, et des kilomètres de câblage, l'énorme machine de 6 millions de dollars s'étendait aussi large que trois autobus de banlieue, pesait 30 tonnes et occupait une pièce entière du laboratoire de l'Université de Princeton où il a été créé.
Les iPhones d'aujourd'hui comportent des puces de la taille d'un petit ongle de 1, 300 fois plus puissant, 40 millions de fois plus petit et 1/17, 000 le coût de l'ENIAC.
Le nouvel algorithme de Google peut également aider à assurer la continuité de la loi de Moore, qui indique que le nombre de transistors emballés dans des micropuces double tous les un ou deux ans. En 1970, La puce 4004 d'Intel en héberge 2, 250 transistors. Aujourd'hui, l'AMD Epyc Rome héberge 39,5 milliards de transistors.
Ce qui laisse de nombreuses possibilités au nouvel algorithme de conception de salle de Google.
© 2020 Réseau Science X