Puces CMOS sur une carte d'évaluation de 18 mm x 163,5 mm. Crédit :Atsushi Shirane, Kenichi Okada
Chercheurs du Tokyo Institute of Technology (Tokyo Tech) et de NEC Corporation, Japon, présente un émetteur-récepteur 39 GHz avec étalonnage intégré pour les applications de cinquième génération (5G). Les avantages à obtenir incluent des communications de meilleure qualité ainsi qu'une évolutivité rentable.
Une équipe de plus de 20 chercheurs de Tokyo Tech et de NEC Corporation a démontré avec succès un émetteur-récepteur de 39 GHz qui pourrait être utilisé dans la prochaine vague d'équipements sans fil 5G, y compris les stations de base, smartphone, tablettes et applications Internet des objets (IoT).
Bien que les groupes de recherche, y compris l'équipe actuelle, se soient jusqu'à présent largement concentrés sur le développement de systèmes à 28 GHz, 39 GHz sera une autre bande de fréquences importante pour réaliser la 5G dans de nombreuses régions du monde.
Le nouvel émetteur-récepteur est basé sur une conception à réseau phasé à 64 éléments (4 x 16). Son étalonnage de phase de gain intégré signifie qu'il peut améliorer la précision de la formation de faisceau, et ainsi réduire le rayonnement indésirable et augmenter la force du signal.
Fabriqué dans un processus CMOS standard de 65 nanomètres, les composants à faible coût à base de silicium de l'émetteur-récepteur le rendent idéal pour la production de masse, une considération clé pour le déploiement accéléré des technologies 5G.
Les chercheurs ont montré que l'étalonnage intégré a une très faible erreur de phase de la moyenne quadratique (RMS) de 0,08°. Ce chiffre est un ordre de grandeur inférieur aux résultats comparables précédents. Alors que les émetteurs-récepteurs développés à ce jour souffrent généralement d'une variation de gain élevée de plus de 1 dB, le nouveau modèle a une variation de gain maximale de seulement 0,04 dB sur toute la plage de réglage à 360 °.
L'émetteur-récepteur, basé sur une conception multiéléments à 64 éléments, occupe une surface de copeaux de 12 mm 2 . Crédit :IEEE
« Nous avons été surpris d'obtenir une variation de gain aussi faible lors de l'utilisation de l'étalonnage basé sur notre approche de déphasage de l'oscillateur local (LO), " dit le chef de projet, Kenichi Okada de Tokyo Tech.
En outre, l'émetteur-récepteur a une puissance rayonnée isotrope équivalente (PIRE) maximale de 53 dBm. C'est une indication impressionnante de la puissance de sortie des 64 antennes, disent les chercheurs, en particulier pour la mise en œuvre CMOS à faible coût.
Tests en salle (dans des conditions de chambre anéchoïque), qui impliquait un mètre, mesure en direct, a démontré que l'émetteur-récepteur prend en charge la transmission sans fil d'un signal de 400 MHz avec 64QAM.
"En augmentant l'échelle du tableau, nous pouvons atteindre une plus grande distance de communication, " dit Okada. " Le défi sera de développer l'émetteur-récepteur pour une utilisation dans les smartphones et les stations de base pour la 5G et au-delà. "
Le travail est présenté au Symposium sur les circuits intégrés de radiofréquence (RFIC) de l'IEEE 2019 à Boston, Massachusetts, NOUS, dans le cadre de la session du matin (Session RTu2E) qui se tiendra le 4 juin 2019. Le papier de ce travail "A 39 GHz 64-Element Phased-Array CMOS Transceiver with Built-in Calibration" par Yun Wang et al., a reçu le prix du meilleur article étudiant.
