chercheurs de Princeton, en collaboration avec Analog Devices Inc., ont fabriqué une puce qui améliore considérablement les performances et l'efficacité des réseaux de neurones, des algorithmes informatiques calqués sur le fonctionnement du cerveau humain.

Dans une série d'essais, la puce Princeton a fait des dizaines à des centaines de fois mieux que les autres puces avancées, puces de réseau neuronal.

Les chercheurs pensent qu'avec la poursuite du développement, la puce pourrait aider à faire progresser la reconnaissance d'images et de nombreuses autres applications de réseau neuronal, y compris les systèmes d'intelligence artificielle dans les véhicules autonomes et les robots.

"Ce type de performances améliorées pourrait permettre aux appareils mobiles d'effectuer des tâches intensives, comme reconnaître le visage de leur propriétaire, sans prendre trop de temps ni gruger la batterie de l'appareil, " a déclaré l'auteur principal du journal, Hossein Valavi, un étudiant diplômé du laboratoire du co-auteur Naveen Verma, professeur agrégé de génie électrique à Princeton.

D'autres auteurs de l'étude, qui a publié dans Symposium IEEE sur les circuits VLSI , en juin, sont Peter Ramadge, le Gordon Y.S. Wu professeur d'ingénierie et directeur du Center for Statistics and Machine Learning, et Eric Nestler d'Analog Devices Inc, une société de semi-conducteurs basée dans le Massachusetts.

Les réseaux de neurones artificiels sont des complexes d'unités interconnectées, semblables à des neurones du cerveau humain, qui peuvent être entraînés à prendre des décisions précieuses à partir de données fournies dans de nombreux, peut-être d'origine naturelle, mais des formes structurellement complexes. Les puces accélératrices sont un élément clé des systèmes de réseaux de neurones, qui améliorent les performances de calcul, pour permettre des réseaux de neurones larges et puissants. Mais les puces accélératrices elles-mêmes peuvent souffrir de goulots d'étranglement en raison des flux de données lourds qui parcourent leurs composants.

Les chercheurs ont adopté une nouvelle approche pour éliminer une grande partie de ce trafic hargneux. La puce d'accélérateur qu'ils ont fabriquée fonctionne avec la technique, appelé calcul en mémoire, qui réduit considérablement l'énergie et le temps utilisés pour récupérer les informations en effectuant des calculs sur les données en place où elles sont stockées, plutôt que de le déplacer vers un autre emplacement.

La technique peut également rendre les puces sensibles aux problèmes de signal sur bruit, car il entasse beaucoup d'informations dans les signaux. Le résultat est une efficacité accrue - mais cela signifie également que les informations traitées peuvent être corrompues par toutes sortes de sources d'erreur pratiques telles que les fluctuations de tensions et de courants.

« Le rapport signal/bruit de calcul a été le principal obstacle à la réalisation de tous les avantages que l'informatique en mémoire peut offrir, " a déclaré Valavi.

Les chercheurs ont abordé ce problème de performances en optant pour un type de calcul utilisant des condensateurs, plutôt que des transistors, pour effectuer le calcul. Condensateurs, qui sont des appareils qui stockent la charge électrique, offrent plusieurs avantages. Ils peuvent être fabriqués avec un degré de précision extrêmement élevé dans les technologies de micro-puce modernes, ce qui est important dans la conception de circuits, et ils ne sont pas grandement affectés par les changements de tension ou de température. Les condensateurs prennent également relativement peu de place - la puce informatique en mémoire de Princeton les place au-dessus des cellules de mémoire, donc ils ne prennent pas de place au-delà des cellules. Cela réduit encore les coûts de communication de données de la puce en plaçant des condensateurs à l'intérieur des composants de mémoire. Cette configuration réduit la quantité de zone que les signaux électriques transportant des données doivent traverser, offrant ainsi des vitesses de traitement élevées et une énergie moindre.

"Nous nous retrouvons avec des circuits très précis et ces condensateurs n'occupent pas de surface supplémentaire sur la puce, " dit Verma.

L'équipe de Princeton a mis son système à l'épreuve sur plusieurs tests de référence standard. Ceux-ci comprenaient des numéros d'identification griffonnés par des mains humaines, une tâche compliquée par notre vaste gamme de styles d'écriture, de pointilleux à la maternelle bâclée. Une tâche similaire impliquait l'analyse des numéros de maison Street View, qui varient également énormément en forme, former, clarté de l'image, orientation, etc. Dans un troisième essai, le réseau de neurones augmenté par puce a permis de reconnaître des objets du quotidien tels que des chats, chiens, des oiseaux, voitures, avions, navires, etc.

Les chercheurs ont testé leur conception par rapport à d'autres actuellement disponibles. Dans une, ils ont mesuré le nombre d'opérations de calcul que la puce pouvait effectuer en une seconde. Dans la vraie vie, ce type d'évaluation de débit équivaut à combien de temps quelqu'un doit attendre avant un morceau de matériel, comme un téléphone portable, crache une réponse finale. La puce Princeton a effectué 9 400 milliards d'opérations binaires par seconde.

Les résultats des tests sont encourageants, mais les chercheurs ont déclaré que la puce nécessitera des travaux supplémentaires avant de pouvoir être intégrée dans des appareils électroniques. Son architecture devra être rendue programmable et compatible avec d'autres éléments matériels, y compris les unités centrales de traitement, les centres de contrôle des ordinateurs. Après ça, l'infrastructure logicielle doit être construite pour que les concepteurs d'intelligence artificielle puissent créer de nouvelles applications qui exploitent les performances potentiellement révolutionnaires de la puce.

Naresh Shanbhag, un professeur de génie électrique et informatique à l'Université de l'Illinois Urbana-Champaign qui n'a pas participé à l'étude de Princeton, croit que ce potentiel est éminemment réalisable. « Les défis techniques auxquels [la puce] est confrontée dans un cadre commercial sont éminemment surmontables grâce aux meilleures pratiques d'ingénierie standard, " a déclaré Shanbhag.

Shanbhag a également commenté les applications de la puce. "Ces travaux ouvrent de nouveaux domaines d'application pour les systèmes d'intelligence artificielle, " il a dit, spécifiant « plates-formes de calcul à énergie et latence contraintes, tels que les véhicules autonomes et les robots, ainsi que divers appareils Internet des objets riches en capteurs."

Les chercheurs sont impatients de porter la puce informatique en mémoire à un niveau supérieur de préparation technologique.

« La prochaine étape est de prendre cette très haute efficacité et ce débit de calcul élevé et de la rendre accessible à un large éventail d'applications, " a déclaré Verma. " L'inconvénient majeur de la puce est qu'elle utilise une architecture très disruptive. Cela doit être concilié avec la quantité massive d'infrastructures et de méthodologies de conception que nous avons et utilisons aujourd'hui, en pratique."