Après des années à relever de nombreux défis de conception et de fabrication, Les chercheurs du MIT ont construit un microprocesseur moderne à partir de transistors à nanotubes de carbone, qui sont largement considérés comme un plus rapide, alternative plus verte à leurs homologues traditionnels en silicium.

Le microprocesseur, décrit aujourd'hui dans la revue La nature , peut être construit à l'aide de procédés traditionnels de fabrication de puces de silicium, ce qui représente une étape majeure pour rendre les microprocesseurs à nanotubes de carbone plus pratiques.

Les transistors au silicium, composants critiques du microprocesseur qui basculent entre 1 et 0 bits pour effectuer des calculs, ont transporté l'industrie informatique pendant des décennies. Comme le prédit la loi de Moore, l'industrie a pu réduire et entasser plus de transistors sur des puces tous les deux ans pour aider à effectuer des calculs de plus en plus complexes. Mais les experts prévoient maintenant un moment où les transistors au silicium cesseront de rétrécir, et deviennent de plus en plus inefficaces.

La fabrication de transistors à effet de champ à nanotubes de carbone (CNFET) est devenue un objectif majeur pour la construction d'ordinateurs de nouvelle génération. La recherche indique que les CNFET ont des propriétés qui promettent environ 10 fois l'efficacité énergétique et des vitesses bien supérieures à celles du silicium. Mais lorsqu'il est fabriqué à grande échelle, les transistors sont souvent livrés avec de nombreux défauts qui affectent les performances, ils restent donc impraticables.

Les chercheurs du MIT ont inventé de nouvelles techniques pour limiter considérablement les défauts et permettre un contrôle fonctionnel complet dans la fabrication des CNFET, en utilisant des procédés dans les fonderies traditionnelles de puces de silicium. Ils ont fait la démonstration d'un microprocesseur 16 bits avec plus de 14, 000 CNFET qui effectuent les mêmes tâches que les microprocesseurs commerciaux. Le document Nature décrit la conception du microprocesseur et comprend plus de 70 pages détaillant la méthodologie de fabrication.

Le microprocesseur est basé sur l'architecture de puce open source RISC-V qui possède un ensemble d'instructions qu'un microprocesseur peut exécuter. Le microprocesseur des chercheurs a pu exécuter avec précision l'ensemble des instructions. Il a également exécuté une version modifiée du classique "Bonjour, programme du monde!", En cours d'impression, "Bonjour, Monde! Je suis RV16XNano, fabriqués à partir de NTC.

"C'est de loin la puce la plus avancée fabriquée à partir de toute nanotechnologie émergente qui est prometteuse pour l'informatique haute performance et économe en énergie, " dit le co-auteur Max M. Shulaker, le professeur adjoint de développement de carrière Emanuel E Landsman en génie électrique et informatique (EECS) et membre des laboratoires de technologie des microsystèmes. "Il y a des limites au silicium. Si on veut continuer à avoir des gains en informatique, les nanotubes de carbone représentent l'une des voies les plus prometteuses pour dépasser ces limites. [Le papier] réinvente complètement la façon dont nous construisons des puces avec des nanotubes de carbone."

Rejoindre Shulaker sur le papier sont:le premier auteur et post-doctorant Gage Hills, étudiants diplômés Christian Lau, Andrew Wright, Mindy D. Bishop, Tathagata Srimani, Pritpal Kanhaiya, Rébecca Ho, et Aya Amer, l'ensemble de l'EECS ; Arvind, le professeur Johnson d'informatique et d'ingénierie et chercheur au Laboratoire d'informatique et d'intelligence artificielle; Anantha Chandrakasan, le doyen de la School of Engineering et le professeur Vannevar Bush de génie électrique et d'informatique; et Samuel Fuller, Yosi Stein, et Denis Murphy, tous les appareils analogiques.

Combattre le « fléau » des CNFET

Le microprocesseur s'appuie sur une précédente itération conçue par Shulaker et d'autres chercheurs il y a six ans qui ne disposait que de 178 CNFET et fonctionnait sur un seul bit de données. Depuis, Shulaker et ses collègues du MIT ont relevé trois défis spécifiques dans la production des appareils :les défauts matériels, défauts de fabrication, et les problèmes fonctionnels. Hills a fait l'essentiel de la conception du microprocesseur, tandis que Lau s'occupait de la majeure partie de la fabrication.

Pendant des années, les défauts intrinsèques aux nanotubes de carbone ont été un « fléau, " dit Shulaker. Idéalement, Les CNFET ont besoin de propriétés semi-conductrices pour allumer et éteindre leur conductivité, correspondant aux bits 1 et 0. Mais inévitablement, une petite partie des nanotubes de carbone sera métallique, et ralentira ou arrêtera la commutation du transistor. Pour être robuste à ces échecs, les circuits avancés auront besoin de nanotubes de carbone à environ 99,999999% de pureté, ce qui est pratiquement impossible à produire aujourd'hui.

Les chercheurs ont mis au point une technique appelée DREAM (acronyme de « designing resiliency against metal CNTs »), qui positionne les CNFET métalliques de manière à ne pas perturber l'informatique. Ce faisant, ils ont assoupli cette stricte exigence de pureté d'environ quatre ordres de grandeur - ou 10, 000 fois, ce qui signifie qu'ils n'ont besoin que de nanotubes de carbone d'une pureté d'environ 99,99 %, ce qui est actuellement possible.

La conception de circuits nécessite essentiellement une bibliothèque de différentes portes logiques attachées à des transistors pouvant être combinées, dire, créer des additionneurs et des multiplicateurs, comme combiner des lettres de l'alphabet pour créer des mots. Les chercheurs ont réalisé que les nanotubes de carbone métalliques avaient un impact différent sur différents appariements de ces portes. Un seul nanotube de carbone métallique dans la grille A, par exemple, peut rompre la connexion entre A et B. Mais plusieurs nanotubes de carbone métalliques dans les grilles B peuvent ne pas avoir d'impact sur ses connexions.

Dans la conception de puces, il existe de nombreuses façons d'implémenter du code sur un circuit. Les chercheurs ont effectué des simulations pour trouver toutes les différentes combinaisons de grilles qui seraient robustes et ne seraient pas résistantes aux nanotubes de carbone métalliques. Ils ont ensuite personnalisé un programme de conception de puces pour apprendre automatiquement les combinaisons les moins susceptibles d'être affectées par les nanotubes de carbone métalliques. Lors de la conception d'une nouvelle puce, le programme n'utilisera que les combinaisons robustes et ignorera les combinaisons vulnérables.

"Le jeu de mots "DREAM" est bien voulu, parce que c'est la solution de rêve, " dit Shulaker. " Cela nous permet d'acheter des nanotubes de carbone sur étagère, déposez-les sur une plaquette, et construisons simplement notre circuit comme d'habitude, sans rien faire d'autre de spécial."

Exfoliant et accordant

La fabrication du CNFET commence par le dépôt de nanotubes de carbone dans une solution sur une plaquette avec des architectures de transistors préconçues. Cependant, certains nanotubes de carbone se collent inévitablement ensemble au hasard pour former de gros faisceaux - comme des brins de spaghetti formés en petites boules - qui forment de grosses particules de contamination sur la puce.

Pour nettoyer cette contamination, les chercheurs ont créé RINSE (pour "retrait des nanotubes incubés par exfoliation sélective"). La plaquette est prétraitée avec un agent qui favorise l'adhésion des nanotubes de carbone. Puis, la plaquette est revêtue d'un certain polymère et trempée dans un solvant spécial. Qui lave le polymère, qui n'emporte que les gros ballots, tandis que les nanotubes de carbone simples restent collés à la plaquette. La technique conduit à une réduction d'environ 250 fois de la densité des particules sur la puce par rapport à des méthodes similaires.

Dernièrement, les chercheurs ont abordé des problèmes fonctionnels communs avec les CNFET. Le calcul binaire nécessite deux types de transistors :les types "N", qui s'allume avec un bit 1 et s'éteint avec un bit 0, et les types "P", qui font le contraire. Traditionnellement, fabriquer les deux types à partir de nanotubes de carbone a été un défi, produisant souvent des transistors dont les performances varient. Pour cette solution, les chercheurs ont développé une technique appelée MIXED (pour « metal interface engineering crossed with electrostatic doping »), qui accorde avec précision les transistors pour la fonction et l'optimisation.

Dans cette technique, ils attachent certains métaux à chaque transistor - platine ou titane - ce qui leur permet de fixer ce transistor comme P ou N. Ensuite, ils enrobent les CNFET d'un composé oxyde par dépôt de couche atomique, ce qui leur permet d'ajuster les caractéristiques des transistors pour des applications spécifiques. Les serveurs, par exemple, nécessitent souvent des transistors qui agissent très rapidement mais consomment de l'énergie et de la puissance. Wearables et implants médicaux, d'autre part, peut utiliser plus lentement, transistors de faible puissance.

L'objectif principal est de faire entrer les puces dans le monde réel. À cette fin, les chercheurs ont maintenant commencé à mettre en œuvre leurs techniques de fabrication dans une fonderie de puces de silicium grâce à un programme de la Defense Advanced Research Projects Agency, qui a soutenu la recherche. Bien que personne ne puisse dire quand les puces entièrement fabriquées à partir de nanotubes de carbone arriveront sur les étagères, Shulaker dit que cela pourrait prendre moins de cinq ans. "Nous pensons qu'il ne s'agit plus de savoir si, mais quand, " il dit.

Cette histoire est republiée avec l'aimable autorisation de MIT News (web.mit.edu/newsoffice/), un site populaire qui couvre l'actualité de la recherche du MIT, innovation et enseignement.