Un schéma de détection de tension développé par des chercheurs de Singapour pourrait améliorer la précision de la lecture des données à partir de systèmes de mémoire basés sur le spin avec seulement des modifications minimales. Le schéma répond dynamiquement aux changements de tension dans le système, afin qu'il puisse mieux discerner s'il lit un état binaire activé (1) ou désactivé (0).
La technologie de pointe de stockage de données, appelée mémoire magnétique à accès aléatoire à couple de transfert de spin (STT-MRAM), code les données en utilisant le moment angulaire intrinsèque des électrons - leur spin, au lieu de leur charge. Quang-Kien Trinh, Sergio Ruocco de l'A*STAR Data Storage Institute et Massimo Alioto de l'Université nationale de Singapour sont à l'avant-garde des efforts mondiaux pour prouver que STT-MRAM peut fournir une solution rapide, haute densité, alternative à faible consommation aux mémoires à charge existantes.
"STT-MRAM est le candidat de référence pour les futurs non volatils, technologie de mémoire universelle, " dit Trinh. " Il pourrait servir dans les appareils grand public, centres de données d'entreprise, et même des applications critiques haut de gamme telles que les véhicules sans pilote, avion, et militaire."
Dans les systèmes STT-MRAM, les bits de données sont stockés sous forme de 1 ou de 0 en inversant l'orientation des « bitcells » magnétisés. Pour lire un bitcell, le système compare sa propre tension de référence à la tension "bitline" à travers la bitcell - l'état 1 ou 0 est ensuite identifié en fonction de la différence entre les deux tensions, appelée marge de lecture.
Cependant, « l'opération de lecture en mémoire est reconnue comme l'un des obstacles majeurs de cette technologie émergente, " selon Trinh. La tension de référence fait souvent basculer involontairement la bitcell, ou lit le mauvais état de la mémoire si la marge de lecture est petite.
Trinh, Ruocco et Alioto ont réalisé qu'ils pourraient éviter les erreurs de lecture s'ils devaient détecter la tension de la ligne de bit et ajuster la tension de référence en réponse, pour que la marge de lecture reste toujours élevée.
"Notre nouveau schéma de référence dynamique génère deux valeurs de référence, un pour la lecture de la logique 0 et une autre pour la lecture de la logique 1, " explique Trinh. " Dans l'état logique 0, un petit signal de lecture est comparé à une grande valeur de référence, dans l'état logique 1, un grand signal de lecture est comparé à une petite valeur de référence."
Les simulations de l'équipe suggèrent que leur schéma de référence dynamique pourrait être incorporé dans les systèmes STT-MRAM existants avec des modifications minimales, et réduirait les erreurs de lecture de deux ordres de grandeur.
"Nous sommes impatients d'exploiter la synergie entre notre schéma de référence dynamique et les circuits existants, " dit Trinh. "Nous travaillons également sur des solutions pour réduire la consommation d'énergie et la complexité de conception."
