(Phys.org) — Tout au long des années 70, années 80 et 90, les performances des transistors augmentaient continuellement selon certaines règles de mise à l'échelle simples. Ces règles postulent que la taille du transistor et la tension d'alimentation devraient diminuer à mesure que la densité de puissance reste constante, résultant en une augmentation globale des performances. Cependant, les limitations physiques ont arrêté la mise à l'échelle de la tension d'alimentation au début des années 2000, les règles de mise à l'échelle simples ne s'appliquent donc plus. Désormais, toute augmentation des performances se fait au prix d'une augmentation de la consommation électrique, de sorte que les performances des transistors se sont stabilisées depuis le milieu des années 2000.

Maintenant dans une nouvelle étude, chercheurs de l'IBM T.J. Centre de recherche Watson à Yorktown Heights, New York, ont exploité le potentiel des nanotubes de carbone comme moyen d'étendre les règles de mise à l'échelle et d'améliorer encore les performances des transistors. Un jour, les transistors en nanotubes de carbone peuvent constituer l'épine dorsale de bon nombre de nos appareils électroniques, y compris les téléphones intelligents et les tablettes.

L'interruption de mise à l'échelle que les transistors ont rencontrée au cours de la dernière décennie était en grande partie due aux caractéristiques physiques des transistors eux-mêmes, qui sont des transistors à effet de champ en silicium métal-oxyde-semiconducteur (MOSFET). Au cours des dernières années, les chercheurs ont étudié la possibilité de remplacer les MOSFET par des transistors à effet de champ à nanotubes de carbone (CNTFET). Ces transistors ont déjà démontré de nombreuses caractéristiques intéressantes, y compris de bonnes performances à basse tension avec des composants de canal de moins de 10 nm de longueur, une échelle que les MOSFET au silicium ne peuvent pas physiquement atteindre avec de bonnes performances.

"Il y a deux raisons principales pour lesquelles les CNTFET offrent des avantages que les MOSFET ne peuvent pas:1) Les CNT sont des semi-conducteurs à corps ultrafin (~ 1 nm), ce qui leur permet d'être intégrés dans des dispositifs à l'échelle agressive sans perdre le contrôle du courant dans le canal ; et 2) les CNTFET peuvent fonctionner à de faibles tensions d'alimentation, ce qui signifie qu'ils peuvent fournir le niveau de courant électrique nécessaire pour piloter des circuits intégrés à une tension inférieure à celle que les MOSFET peuvent jamais atteindre, " Le co-auteur et chercheur d'IBM Aaron D. Franklin a déclaré Phys.org . « Depuis près d'une décennie, il y a eu peu ou pas de réduction de la tension d'alimentation pour les technologies MOSFET - les CNTFET sont l'une des meilleures options pour changer cette tendance.

Cependant, concurrencer les MOSFETS, Les CNTFET nécessitent encore plusieurs avancées majeures, y compris une porte évolutive qui peut s'aligner automatiquement sur les contacts de source et de drain, dispositifs complémentaires de type n et p (qui diffèrent en raison de la polarisation), et la compatibilité avec le traitement de fil nécessaire pour construire des circuits.

Dans leur papier, les chercheurs ont satisfait à ces trois exigences en construisant un transistor CNT avec une grille qui entoure complètement le canal CNT. Les chercheurs expliquent que cette géométrie gate-all-around (GAA) est idéale car elle protège le CNT du couplage aux CNT voisins et des charges parasites qui se rapprochent trop à une si petite échelle et provoquent une instabilité.

"La plus grande importance de ce travail est la mise en place d'une porte qui enveloppe complètement les canaux cylindriques CNT, "                                                                                                                           . ils sont très sensibles aux perturbations électriques dans leur voisinage. En enveloppant chaque canal CNT dans sa propre grille diélectrique et métallique, ils s'isolent de ces perturbations et rapprochent les appareils d'une technologie reproductible et fiable."

La grille enveloppante est également auto-alignée avec les contacts de source et de drain sans nécessiter de lithographie. En tant que portail auto-aligné, il ne chevauche pas ou ne chevauche pas la source/drain, mais s'adapte presque parfaitement, ce qui est important pour assurer un bon chemin pour le flux de charge. Les chercheurs pourraient également réduire la longueur de la porte à 20 nm, et prédire qu'une mise à l'échelle supplémentaire est possible pour des canaux CNT encore plus petits.

La grille peut également être utilisée pour réaliser des dispositifs de type n et p en utilisant différents matériaux diélectriques pour changer la polarité. Bien que le périphérique de type n ait de meilleures performances que le périphérique de type p, les chercheurs prédisent que ce dernier pourrait être amélioré en réalisant des zones d'espacement plus fines, car ces entretoises créent une barrière au transport de charge.

Les chercheurs ont également effectué des simulations quantiques du CNTFET pour confirmer leur compréhension du fonctionnement de l'appareil. Les résultats de la simulation correspondent étroitement aux résultats expérimentaux, et a également permis aux chercheurs de projeter l'impact de différentes variables sur les performances de l'appareil, y compris l'épaisseur de l'entretoise et le dopage. Ces modifications pourraient théoriquement augmenter le courant de service, diminuer le courant coupé, et délivre une oscillation sous le seuil très proche de la limite théorique de 60 mv/déc, ce qui signifie que le transistor peut basculer très rapidement entre les états allumé et éteint.

Aller de l'avant, les résultats démontrent que des matrices de CNT peuvent être intégrées dans des matrices évolutives, transistors de type n et p auto-alignés avec des grilles enveloppantes idéales. Les chercheurs prédisent que, avec une optimisation supplémentaire, ces CNTFET pourraient un jour servir de basse tension, transistors hautes performances qui ont un impact généralisé sur les applications futures.

« Chez IBM, nous avons montré au cours des dernières années que vous pouvez obtenir d'excellentes performances CNTFET jusqu'à des longueurs de canal inférieures à 10 nm et que vous pouvez maintenant le faire dans une structure de porte enveloppante technologiquement compatible, " a déclaré Franklin. " Le plus grand défi restant au niveau des appareils est d'améliorer l'injection de porteurs au niveau des contacts métal-CNT des appareils. Lorsque les contacts sont dimensionnés aux petites dimensions nécessaires pour une technologie, la résistance de contact augmente considérablement et doit être corrigée. Bien que ce problème ne soit pas propre aux CNTFET (les MOSFET de tous types souffrent de la même manière), c'est un obstacle qui nécessite une résolution afin d'accéder au plein potentiel d'une technologie CNT.

"En dehors de la zone de l'appareil, les deux principaux obstacles matériels sont de continuer à augmenter la pureté et l'isolement des NTC semi-conducteurs par rapport à leurs homologues métalliques et d'assembler avec précision les NTC à des emplacements précis sur un substrat. Ces deux domaines ont connu des progrès impressionnants au cours de la dernière année, à la fois d'IBM et d'autres groupes de recherche."

© 2013 Phys.org. Tous les droits sont réservés.