IBM, ses partenaires de l'Alliance de recherche Globalfoundries et Samsung, et les fournisseurs d'équipements ont mis au point un procédé inédit dans l'industrie pour construire des transistors à nanofeuillet de silicium qui permettront des puces de 5 nanomètres (nm). Les détails du processus seront présentés lors de la conférence 2017 Symposia on VLSI Technology and Circuits à Kyoto, Japon. En moins de deux ans depuis le développement d'une puce de nœud de test de 7 nm avec 20 milliards de transistors, les scientifiques ont ouvert la voie à 30 milliards de commutateurs sur une puce de la taille d'un ongle.

L'augmentation des performances qui en résultera contribuera à accélérer le calcul cognitif, l'Internet des objets (IoT), et d'autres applications gourmandes en données fournies dans le cloud. Les économies d'énergie pourraient également signifier que les batteries des smartphones et autres produits mobiles pourraient durer deux à trois fois plus longtemps que les appareils d'aujourd'hui, avant de devoir être chargé.

Des scientifiques travaillant dans le cadre de l'alliance de recherche dirigée par IBM au complexe nanotechnologique du SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering à Albany, NY a réalisé la percée en utilisant des piles de nanofeuilles de silicium comme structure de dispositif du transistor, au lieu de l'architecture FinFET standard, qui est le modèle de l'industrie des semi-conducteurs jusqu'à la technologie des nœuds 7 nm.

« Pour que les entreprises et la société répondent aux exigences de l'informatique cognitive et du cloud computing dans les années à venir, l'avancement de la technologie des semi-conducteurs est essentiel, " dit Arvind Krishna, premier vice-président, Cloud hybride, et directeur, Recherche IBM. « C'est pourquoi IBM recherche agressivement des architectures et des matériaux nouveaux et différents qui repoussent les limites de cette industrie, et les met sur le marché dans des technologies telles que les mainframes et nos systèmes cognitifs."

La démonstration de transistor nanofeuille de silicium, comme détaillé dans l'article de la Research Alliance Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET, et édité par VLSI, prouve que les puces de 5 nm sont possibles, plus puissant, et pas trop loin dans le futur.

Par rapport à la technologie de pointe 10 nm disponible sur le marché, une technologie 5 nm basée sur des nanofeuilles peut offrir une amélioration des performances de 40 % à puissance fixe, ou 75 % d'économies d'énergie à des performances équivalentes. Cette amélioration permet de donner un coup de fouet aux futures demandes des systèmes d'intelligence artificielle (IA), réalité virtuelle et appareils mobiles.

Construire un nouveau commutateur

"Cette annonce est le dernier exemple de la recherche de classe mondiale qui continue d'émerger de notre partenariat public-privé révolutionnaire à New York, " a déclaré Gary Patton, CTO et responsable de la R&D mondiale chez Globalfoundries. « Alors que nous progressons vers la commercialisation du 7 nm en 2018 dans notre usine de fabrication Fab 8, nous recherchons activement les technologies de nouvelle génération à 5 nm et au-delà pour maintenir le leadership technologique et permettre à nos clients de produire un plus petit, plus rapide, et une génération de semi-conducteurs plus rentable.

IBM Research explore la technologie des semi-conducteurs à nanofeuilles depuis plus de 10 ans. Ce travail est le premier dans l'industrie à démontrer la faisabilité de concevoir et de fabriquer des dispositifs à nanofeuillets empilés avec des propriétés électriques supérieures à l'architecture FinFET.

Cette même approche de lithographie ultraviolette extrême (EUV) utilisée pour produire le nœud de test de 7 nm et ses 20 milliards de transistors a été appliquée à l'architecture de transistor à nanofeuillet. En utilisant la lithographie EUV, la largeur des nanofeuillets peut être ajustée en continu, le tout dans un seul processus de fabrication ou conception de puce. Cette possibilité de réglage permet d'affiner les performances et la puissance de circuits spécifiques - ce qui n'est pas possible avec la production d'architecture à transistors FinFET d'aujourd'hui, qui est limité par sa hauteur d'ailette porteuse de courant. Par conséquent, tandis que les puces FinFET peuvent évoluer jusqu'à 5 nm, la simple réduction de la quantité d'espace entre les ailettes ne fournit pas un flux de courant accru pour des performances supplémentaires.

"L'annonce d'aujourd'hui poursuit le modèle de collaboration public-privé avec IBM qui dynamise SUNY-Polytechnic's, Albany, et le leadership et l'innovation de l'État de New York dans le développement de technologies de nouvelle génération, " a déclaré le Dr Bahgat Sammakia, Président par intérim, Institut polytechnique SUNY. « Nous pensons que l'activation du premier transistor 5 nm est une étape importante pour l'ensemble de l'industrie des semi-conducteurs alors que nous continuons à repousser les limites de nos capacités actuelles. Le partenariat de SUNY Poly avec IBM et Empire State Development est un exemple parfait de la façon dont l'industrie, Le gouvernement et le milieu universitaire peuvent collaborer avec succès et avoir un impact large et positif sur la société. »

Une partie des 3 milliards de dollars d'IBM, investissement de cinq ans dans la R&D des puces (annoncé en 2014), la preuve de la mise à l'échelle de l'architecture des nanofeuilles jusqu'à un nœud de 5 nm perpétue l'héritage d'IBM en matière de contributions historiques à l'innovation dans le silicium et les semi-conducteurs. Ils comprennent l'invention ou la première mise en œuvre de la DRAM monocellulaire, les lois d'échelle de Dennard, photoresists chimiquement amplifiés, câblage d'interconnexion en cuivre, Silicium sur Isolant, ingénierie tendue, microprocesseurs multi-cœurs, lithographie par immersion, SiGe à grande vitesse, Diélectriques de grille à k élevé, DRAM embarquée, Empilage de copeaux 3D et isolateurs à intervalle d'air.