(Phys.org) — Chercheurs en génie électrique et informatique à l'Université de Californie, Santa Barbara a introduit et modélisé un schéma de conception de circuits intégrés dans lequel les transistors et les interconnexions sont modelés de manière monolithique de manière transparente sur une feuille de graphène, un plan bidimensionnel d'atomes de carbone. La démonstration offre des possibilités d'utilisation ultra économes en énergie, souple, et l'électronique transparente.

Les matériaux en vrac couramment utilisés pour fabriquer des transistors et des interconnexions CMOS posent des défis fondamentaux dans le rétrécissement continu de leurs tailles de caractéristiques et souffrent d'une "résistance de contact" croissante entre eux, ce qui entraîne une dégradation des performances et une augmentation de la consommation d'énergie. Les transistors et les interconnexions à base de graphène sont une technologie nanométrique prometteuse qui pourrait potentiellement résoudre les problèmes des transistors traditionnels à base de silicium et des interconnexions métalliques.

"En plus de ses surfaces atomiquement minces et vierges, le graphène a une bande interdite réglable, qui peut être ajusté par esquisse lithographique de motifs - les rubans de graphène étroits peuvent être semi-conducteurs tandis que les rubans plus larges sont métalliques. D'où, des rubans de graphène contigus peuvent être envisagés à partir du même matériau de départ pour concevoir des dispositifs actifs et passifs de manière transparente et des résistances d'interface/de contact inférieures, " a expliqué Kaustav Banerjee, professeur de génie électrique et informatique et directeur du laboratoire de recherche en nanoélectronique à l'UCSB. L'équipe de recherche de Banerjee comprend également les chercheurs de l'UCSB Jiahao Kang, Deblina Sarkar et Yasin Khatami. Leurs travaux ont été récemment publiés dans la revue Lettres de physique appliquée .

« Une évaluation précise du transport électrique à travers les différents dispositifs et interconnexions à base de nanoruban de graphène et à travers leurs interfaces a été la clé de la réussite de la conception et de l'optimisation de nos circuits, " a expliqué Jiahao Kang, un doctorant dans le groupe de Banerjee et un co-auteur de l'étude. Le groupe de Banerjee a lancé une méthodologie utilisant la technique de la fonction de non-équilibre de Green (NEGF) pour évaluer les performances de tels schémas de circuits complexes impliquant de nombreuses hétérojonctions. Cette méthodologie a été utilisée pour concevoir un circuit logique « tout en graphène » rapporté dans cette étude.

"Ce travail a démontré une solution au grave problème de résistance de contact rencontré dans la technologie des semi-conducteurs conventionnels en fournissant une idée innovante d'utilisation d'un schéma d'interconnexion de dispositifs entièrement en graphène. Cela simplifiera considérablement le processus de fabrication de circuits intégrés de dispositifs nanoélectroniques à base de graphène. " a commenté Philip Kim, professeur de physique à l'université de Columbia, et un scientifique renommé dans le monde du graphène.

Comme le rapporte leur étude, les circuits tout en graphène proposés ont atteint des marges de bruit 1,7 fois plus élevées et une consommation d'énergie statique inférieure de 1 à 2 décennies par rapport à la technologie CMOS actuelle. Selon Banerjee, avec les efforts mondiaux en cours dans la structuration et le dopage du graphène, de tels circuits peuvent être réalisés dans un avenir proche.

"Nous espérons que ce travail encouragera et inspirera d'autres chercheurs à explorer le graphène et les cristaux bidimensionnels émergents au-delà du graphène pour concevoir de tels circuits "à bande interdite" dans un avenir proche, " a ajouté Banerjee.